＜Books＞
ピーエルディノ ロンリ カイロ セッケイホウ : ASIC ジダイニ ソナエル ディジタル カイロ セッケイ ノウハウ
PLDの論理回路設計法 : ASIC時代に備えるディジタル回路設計ノウハウ / 小林芳直 著
(Core books)
| Publisher | 東京 : CQ出版社 |
|---|---|
| Year | 1988.10 |
| Size | 271p ; 21cm |
| Authors | 小林, 芳直 <コバヤシ, ヨシナオ> |
| Subjects | 電子回路 |
TOC
Hide book details.
| Location | Media type | Volume | Call No. | Status | Reserve | Comments | ISBN | Printed | Restriction | Designated Book | Barcode No. |
|---|---|---|---|---|---|---|---|---|---|---|---|
| 3F 図書 | 図書 |
|
549.3//Ko12 |
|
4789832112 |
|
|
|
0088142084 |
Hide details.
| Material Type | Books |
|---|---|
| Classification | NDC:547.1 |
| ID | 1000125894 |
| ISBN | 4789832112 |
Similar Items
Usage statistics of this contents
Number of accesses to this page：9times
※After Sep 4, 2017
Total Lendings：2times
(Lending within 3 months：0times)